对数字集成电路来讲，信号传播时间和高低电平转换时间不会完全被消除掉，那么，就这两者而言，可能诱发数字电路输出信号暂短逻辑错误的可能原因是（）。

对数字集成电路来讲，信号传播时间和高低电平转换时间不会完全被消除掉，那么，就这两者而言，可能诱发数字电路输出信号暂短逻辑错误的可能原因是（）。

A.信号的传播时间

B.信号的传播时间，及从输入到输出各路输入信号历经的逻辑门数量不等

C.高低电平转换时间

D.高低电平转换时间，及从输入到输出各路输入信号历经的逻辑门数量不等

点击查看答案