Verilog语言引用的子模块可以是一个设计好的Verilog模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块。
6 查阅
Verilog语言引用的子模块可以是一个设计好的Verilog模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块。
A.正确
B.错误
参考答案: