Ta老师题库

已知某时序逻辑电路共有9个状态，且这9个状态中没有多余的状态，则至少需要（）个触发器完成该电路的设计。

7 查阅

已知某时序逻辑电路共有9个状态，且这9个状态中没有多余的状态，则至少需要（）个触发器完成该电路的设计。

A.2

B.3

C.4

D.9

参考答案:

答案：C

相关问题:

设计同步时序逻辑电路时，若有两个状态等价，可以只保留这两个状态中的一个

当TTL触发器的异步复位端`RD=0、异步置位端`SD=1时，则触发器的输出状态Q

假设JK触发器的初始状态为1，若希望在CP作用下输出状态为0，则J、K的值应分

下列电路中属于时序逻辑电路的是（）。

若三位二进制减法计数器的初始状态为000，6个CP信号后，计数器的状态应该是

四位环形计数器的初始状态是0100，经过2个时钟后状态是（）。

用触发器构成模10的同步二进制加法计数器时，至少需要（）个触发器，它有（）个无效

双向移位寄存器74LS194的初始状态为0000，右移串行输入端依次输入数码100

随便看看:

版权所有,保留一切权利！© 2018-2023 Ta老师 Talaoshi.com 湘ICP备18019507号-1 联系QQ:469958。