Ta老师题库

要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。

8 查阅

要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（）。

A.D=0，`RD=1，`SD=1，输入CP负跃变

B.D=1，`RD=1，`SD=1，输入CP正跃变

C.D=1，`RD=1，`SD=0，输入CP正跃变

D.D=1，`RD=0，`SD=1，输入CP正跃变

参考答案:

答案：D=1，`RD=0，`SD=1，输入CP正跃变

相关问题:

下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿

D触发器的特性方程是（）？

对于D触发器，欲使Qn+1=Qn，应使输入D=（）。

JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？

由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（）。

存在约束条件的触发器是（）。

JK触发器可全由（）组成。

正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正

随便看看:

版权所有,保留一切权利！© 2018-2023 Ta老师 Talaoshi.com 湘ICP备18019507号-1 联系QQ:469958。