分析VerilogHDL程序:if(a)out1=int1;elseout1=int2;当a=()执行out1=int1。
8 查阅
分析VerilogHDL程序:if(a)out1=int1;elseout1=int2;当a=()执行out1=int1。
A.Z
B.X
C.1
D.0
参考答案:
分析VerilogHDL程序:if(a)out1=int1;elseout1=int2;当a=()执行out1=int1。
A.Z
B.X
C.1
D.0
参考答案: