Ta老师题库

定义：reg[2:0]sum;则If(sum[2:0]=3’d4)和If(sum[2])这两个语句的作用一样。

11 查阅

定义：reg[2:0]sum;则If(sum[2:0]=3’d4)和If(sum[2])这两个语句的作用一样。

A.正确

B.错误

参考答案:

答案：正确

相关问题:

VerilogHDL中进行行为描述，必须要用到always语句。

在always块语句中被赋值的变量只能是register型变量。

always语句必须使用敏感信号表达式。

always语句的敏感信号表达式又称事件表达式或敏感表，关于敏感信号表达式

下面for循环语句：for(i=0;i=6;i=i+1)s=s+1；循环执行次数为（）。

If-else条件语句：if（表达式）语句1；其中表达式就是条件，表达式可以有多种表达

条件语句有两种：If-else语句和case语句，关于二者的区别下面描述不正确的

在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后

随便看看:

版权所有,保留一切权利！© 2018-2023 Ta老师 Talaoshi.com 湘ICP备18019507号-1 联系QQ:469958。