verilogHDL中对于变量的定义一般有wire和reg两种,若a为wire型,b为reg型,其余信号不确定,所有信号位宽都是一位的,下面的描述错误的是?

15 查阅

verilogHDL中对于变量的定义一般有wire和reg两种,若a为wire型,b为reg型,其余信号不确定,所有信号位宽都是一位的,下面的描述错误的是?

A.assigna=b

B.assignb=a

C.assigna=b&c

D.assigna=b^c^d

E.b<=a

F.b<=a&c

参考答案:

答案:assignb=a