在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这一过程称为()
10 查阅
在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这一过程称为()
A.硬件仿真
B.硬件测试
C.编程下载
参考答案:
在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这一过程称为()
A.硬件仿真
B.硬件测试
C.编程下载
参考答案: