在VerilogHDL中,可以用语句()表示时钟clock的下降沿
8 查阅
在VerilogHDL中,可以用语句()表示时钟clock的下降沿
A.clock’EVENTANDclock=’1’
B.clock’EVENTANDclock==’0’
C.posedgeclock
D.negedgeclock
参考答案:
在VerilogHDL中,可以用语句()表示时钟clock的下降沿
A.clock’EVENTANDclock=’1’
B.clock’EVENTANDclock==’0’
C.posedgeclock
D.negedgeclock
参考答案: